

0.5 和 2.5 安培 ISODRIVER 及光电输入 (2.5、3.75 和 5.0 kV_{RMS})

特点

- HCPL-0302、HCPL-3120、TLP350 和类似光电驱动器的功能升级
- 60 ns 传送延时最大 (与输入驱动器电流无关)
- 相对于光电驱动器 14 倍更紧密的零件匹配
- 2.5、3.75 和 5.0 kV_{RMS} 隔离
- 瞬态抑制
 - 30 kV/μs
- 欠压锁定保护及滞后
- 抗温度和老化效应
- 门驱动器供电电压
 - 6.5 V 至 24 V
- AEC-Q100 认证
- 宽泛的工作范围
 - -40 至 +125 °C
- 符合 RoHS 的封装
 - SOIC-8 窄体
 - SOIC-16 宽体

应用

- IGBT/ MOSFET 门驱动器
- 工业控制系统
- 开关模式供电
- UPS 系统
- 电机控制驱动器
- 变换器


安全法规认证

- UL 1577 认证
 - 1 分钟内最多 5000 V_{RMS}
- CSA component notice 5A 认证
 - IEC 60950-1、61010-1、60601-1 (强化绝缘)
- VDE 认证合规
 - IEC 60747-5-5 (VDE 0884 第 5 部分)
 - EN 60950-1 (强化绝缘)
- CQC 认证
 - GB4943.1

说明

Si8220/21 是 HCPL-3120 和 HPCL-0302 等光耦合驱动器的高性能升级产品, 提供 2.5 A 的峰值输出电流。它采用 Silicon Laboratories 自主研发的硅隔离技术, 提供符合 UL1577 的 2.5、3.75 或 5.0 kV_{RMS} 耐受电压选择。与光隔离驱动器相比, 通过此技术可获得更高性能, 减少温度和寿命差异, 零件匹配更紧密, 并提供优异的共模抑制比。虽然输入路与 LED 特性相似, 但要求的驱动电流更小, 因而效率更高。传送延时与输入驱动电流无关, 从而传送时间更短, 元件差异更小, 且输入电路设计活性更高。


引脚分配：
参见页 20



正在申请专利

Si8220/21

功能模块示意图



目录

章节	页码
1. 电气规格	4
2. 测试电路	6
3. 法规信息	8
4. 应用信息	13
4.1. 工作原理	13
5. 技术说明	14
5.1. 器件行为	14
5.2. 器件启动	14
5.3. 欠压锁定 (UVLO)	15
6. 应用	16
6.1. 供电连接	16
6.2. 布局考虑事项	16
6.3. 功率耗散考虑	16
6.4. 输入电路设计	17
6.5. Si8220/21 以及 HCPL-0302 和 HCPL-3120 光电驱动器间的参数差异	19
7. 引脚概览 (窄体 SOIC)	20
8. 引脚概览 (宽体 SOIC)	21
9. 订购指南	22
10. 封装外形：8 引脚窄体 SOIC	23
11. 焊盘图案：8 引脚窄体 SOIC	24
12. 封装外形：16 引脚宽体 SOIC	25
13. 焊盘图案：16 引脚宽体 SOIC	27
14. 顶部标记：16 引脚宽体 SOIC	28
15. 顶部标记：8 引脚窄体 SOIC	29
文档修改列表	30
联系信息	32

Si8220/21

1. 电气规格

表 1. 电气特性¹

$V_{DD} = 12\text{ V}$ or 15 V , $V_{SS} = \text{GND}$, $T_A = -40$ to $+125\text{ }^\circ\text{C}$; 25 $^\circ\text{C}$ 时的典型规格。

参数	符号	测试条件	最低	类型	最高	单位
直流规格						
供电电压	V_{DD}	$(V_{DD} - V_{SS})$	6.5	—	24	V
输入电流 (开)	$I_{F(ON)}$		5.0	—	20	mA
输入电流上升沿滞后	I_{HYS}		—	0.5	—	mA
输入电压 (关)	$V_{F(OFF)}$	在阳极相对于阴极进行测量。	-0.6	—	1.6	V
输入正向电压	V_F	在阳极相对于阴极进行测量。 $I_F = 5\text{ mA}$ 。	1.7	—	2.5	V
输出阻抗高 (源)	R_{OH}	0.5 A 器件	—	15	—	Ω
		2.5 A 器件	—	2.7	—	
输出阻抗低 (吸入)	R_{OL}	0.5 A 器件	—	5.0	—	
		2.5 A 器件	—	1.0	—	
输出高电流 (源)	I_{OH}	(0.5 A), $I_F = 0$ (参见图 2)	—	0.3	—	A
		(2.5 A), $I_F = 0$ (参见图 2)	—	1.5	—	
输出低电流 (吸入)	I_{OL}	(0.5 A), $I_F = 10\text{ mA}$ (参见图 1)	—	0.5	—	A
		(2.5 A), $I_F = 10\text{ mA}$ (参见图 1)	—	2.5	—	
高电平输出电压	V_{OH}	(0.5 A), $I_{OUT} = -50\text{ mA}$	—	$V_{DD}-0.5$	—	V
		(2.5 A), $I_{OUT} = -50\text{ mA}$	—	$V_{DD}-0.1$	—	
低电平输出电压	V_{OL}	(0.5 A), $I_{OUT} = 50\text{ mA}$	—	200	—	mV
		(2.5 A), $I_{OUT} = 50\text{ mA}$	—	50	—	
高电平供电电流		输出开路 $I_F = 10\text{ mA}$	—	1.2	—	mA
低电平供电电流		输出开路 $V_F = -0.6$ 至 $+1.6\text{ V}$	—	1.4	—	mA
输入反向电压	BV_R	$I_R = 10\text{ mA}$ 。 在阳极处相对于阴极进行测量。	0.5	—	—	V
输入电容	C_{IN}		—	10	—	pF
注释：						
1. 5、8 和 10 V UVLO 器件 = 12 V ; 12.5 V UVLO 器件 $V_{DD} = 15\text{ V}$ 。						
2. 详见第 22 页上的 "9. 订购指南"。						

表 1. 电气特性 (续) ¹

$V_{DD} = 12\text{ V or }15\text{ V}$, $V_{SS} = \text{GND}$, $T_A = -40\text{ to }+125\text{ }^\circ\text{C}$; 25 °C 时的典型规格。

参数	符号	测试条件	最低	类型	最高	单位
VDD 欠压阈值 ²	VDD _{UV+}	V _{DD} 上升				
5 V 阈值		参见第 15 页上的图 9。	5.20	5.80	6.30	V
8 V 阈值		参见第 15 页上的图 10。	7.50	8.60	9.40	V
10 V 阈值		参见第 15 页上的图 11。	9.60	11.1	12.2	V
12.5 V 阈值		参见第 15 页上的图 12。	12.4	13.8	14.8	
VDD 欠压阈值 ²	VDD _{UV-}	V _{DD} 下降				
5 V 阈值		参见第 15 页上的图 9。	4.90	5.52	6.0	V
8 V 阈值		参见第 15 页上的图 10。	7.20	8.10	8.70	V
10 V 阈值		参见第 15 页上的图 11。	9.40	10.1	10.9	V
12.5 V 阈值		参见第 15 页上的图 12。	11.6	12.8	13.8	
VDD 锁定滞后	VDD _{HYS}	UVLO 电压 = 5 V	—	280	—	mV
VDD 锁定滞后	VDD _{HYS}	UVLO 电压 = 8 V	—	600	—	mV
VDD 锁定滞后	VDD _{HYS}	UVLO 电压 = 10 V 或 12.5 V	—	1000	—	mV
交流规格						
到高输出电平的传送延时	t _{PLH}	C _L = 200 pF	—	—	60	ns
到低输出电平的传送延时	t _{PHL}	C _L = 200 pF	—	—	40	ns
输出上升和下降时间	t _R , t _F	(0.5 A), C _L = 200 pF	—	—	30	ns
		(2.5 A), C _L = 200 pF	—	—	20	
器件启动时间	t _{START}	从 V _{DD} = V _{DD_UV+} 至 V _O 的时间	—	—	40	μs
共模瞬态抑制	CMTI	输入开或关 V _{CM} = 1500 V (请参阅图 3)	—	30	—	kV/μs
注释:						
1. 5、8 和 10 V UVLO 器件 = 12 V ; 12.5 V UVLO 器件 VDD = 15 V。						
2. 详见第 22 页上的 "9. 订购指南"。						

2. 测试电路




图 1.IOL 吸收电流测试电路




图 2.IOH 源电流测试电路




图 3. 共模瞬态抗扰度测试电路

3. 法规信息

表 2. 法规信息 *

CSA
Si822x 获得 CSA Component Acceptance Notice 5A 认证。详情见文件 232873。
61010-1：强化绝缘工作电压最高为 600 V _{RMS} ；基本绝缘工作电压最高为 600 V _{RMS} 。
60950-1：强化绝缘工作电压最高为 600 V _{RMS} ；基本绝缘工作电压最高为 1000 V _{RMS} 。
60601-1：强化绝缘工作电压最高为 125 V _{RMS} ；基本绝缘工作电压最高为 380 V _{RMS} 。
VDE
Si822x 经 IEC 60747-5-5 认证。详情见文件 5006301-4880-0001。
60747-5-5：基本绝缘工作电压最高为 891 V _{peak} 。
60950-1：强化绝缘工作电压最高为 600 V _{RMS} ；基本绝缘工作电压最高为 1000 V _{RMS} 。
UL
Si822x 经 UL1577 元件认可计划认证。详情见文件 E257455。
为满足基本保护，最高额定绝缘电压为 5000 V _{RMS} 。
CQC
Si823x 获得 GB4943.1-2011 认证。详情见证书 CQC13001096107 和 CQC13001096109。
额定最高 600 V _{RMS} 增强绝缘工作电压；最高 1000 V _{RMS} 基本绝缘工作电压。
* 注释：法规认证适用于额定值 2.5 kV _{RMS} 的器件，其生产过程经过 1 秒的 3.0 kV _{RMS} 测试。 法规认证适用于额定值 3.75 kV _{RMS} 的器件，其生产过程经过 1 秒的 4.5 kV _{RMS} 测试。 法规认证适用于额定值 5.0 kV _{RMS} 的器件，其生产过程经过 1 秒的 6.0 kV _{RMS} 测试。 详见第 22 页上的 "9. 订购指南"。

表 3. 绝缘和安全相关规格

参数	符号	测试条件	数值		单位
			WB SOIC-16	NB SOIC-8	
额定空气间隙 (间隙) ¹	L(IO1)		最小 8.0	最小 4.9	mm
额定外部追踪 (爬电) ¹	L(IO2)		最小 8.0	最小 4.01	mm
最小内间距 (内间隙)			0.014	0.014	mm
追踪阻抗 (耐漏电追踪指数)	PTI	IEC60112	600	600	V
冲刷深度	ED		0.019	0.019	mm
阻抗 (输入到输出) ²	R _{IO}		10 ¹²	10 ¹²	Ω
电容 (输入到输出) ²	C _{IO}	f = 1 MHz	2.0	1.0	pF
输入电容 ³	C _I		4.0	4.0	pF
注释： <ol style="list-style-type: none"> 表中数值与额定爬电和间隙值对应，详见第 25 页上的 "12. 封装外形：16 引脚宽体 SOIC" 和第 23 页上的 "10. 封装外形：8 引脚窄体 SOIC"。VDE 认证的间隙和爬电限值：WB SOIC-16 封装为最小 8.5 mm，NB SOIC-8 封装为最小 4.7 mm。UL 未在元件级认证上设置间隙和爬电最小值。CSA 认证的间隙和爬电限值：NB SOIC-16 封装为最小 3.9 mm 和 WB SOIC-16 封装为最小 7.6 mm。 为了确定阻抗和电容，将 Si82xx 转换为两端器件。引脚 1-8 (1-4, NB SOIC-8) 一起短路组成第一个端子，而 9-16 (5-8, NB SOIC-8) 一起短路组成第二个端子。然后测量两个端子间的参数。 从输入引脚到接地点进行测量。 					

表 4. IEC 60664-1 (VDE 0844 第 5 部分) 额定值

参数	测试条件	规格	
		NB SOIC-8	WB SOIC-16
基本隔离组	材料组	I	I
安装分类	额定主电压 $\leq 150 V_{RMS}$	I-IV	I-IV
	额定主电压 $\leq 300 V_{RMS}$	I-III	I-IV
	额定主电压 $\leq 400 V_{RMS}$	I-II	I-III
	额定主电压 $\leq 600 V_{RMS}$	I-II	I-III

表 5. Si82xxC 的 IEC 60747-5-5 绝缘特性 *

参数	符号	测试条件	特性		单位
			WB SOIC-16	NB SOIC-8	
最大工作绝缘电压	V_{IORM}		891	560	V 峰值
输入到输出测试电压	V_{PR}	方法 b1 ($V_{IORM} \times 1.875 = V_{PR}$, 100% 生产测试, $t_m =$ 1 秒, 部分放电 $< 5 pC$)	1671	1050	V 峰值
允许的最高过压 (瞬态过压, $t_{TR} = 60$ 秒)	V_{TR}		6000	4000	V 峰值
污染等级 (DIN VDE 0110, 表 1)			2	2	
T_S , $V_{IO} = 500 V$ 下绝缘阻抗	R_S		$>10^9$	$>10^9$	Ω

* 注释: 此隔离器仅适用于安全限值内的基本电气隔离。安全值的保持通过保护电路保证。Si82xx 提供 40/125/21 的气候分类。

表 6. IEC 安全限值¹

参数	符号	测试条件	最高		单位
			WB SOIC-16	NB SOIC-8	
外壳温度	T_S		150	150	°C
安全输入、输出或供电电流	I_S	$\theta_{JA} = 140 \text{ °C/W}$ (NB SOIC-8), 100 °C (WB SOIC-16), $V_I = 5.5 \text{ V}$, $T_J = 150 \text{ °C}$, $T_A = 25 \text{ °C}$	50	40	mA
器件功率耗散 ²	P_D		1.2	1.2	W

注释：

- 故障时允许的最大值；另见图 5 和 6 中的热降额曲线。
- Si82xx 测试时采用 $V_O = 24 \text{ V}$, $T_J = 150 \text{ °C}$, $C_L = 200 \text{ pF}$, 输入 2 MHz 50% 占空比矩形波。

表 7. 热特性

参数	符号	类型		单位
		WB SOIC-16	NB SOIC-8	
结至空气热阻	θ_{JA}	100	140	°C/W




图 4. (WB SOIC-16) 热降额曲线，依赖于符合 DIN EN 60747-5-5 的外壳温度安全限值




图 5. (NB SOIC-8) 热降额曲线，依赖于符合 DIN EN 60747-5-5 的外壳温度安全限值

表 8. 最大绝对额定值¹

参数	条件	最低	最高	单位
储存温度 ²	T_{STG}	-65	+150	°C
工作温度	T_A	-40	+125	°C
结点温度	T_J	—	150	°C
输出供电电压	V_{DD}	-0.6	30	V
输出电压	V_O	-0.5	$V_{DD} + 0.5$	V
输入电流	$I_{F(AVG)}$	-100	30	mA
驱动器端供电电压	V_{DD}	-0.6	30	V
任一输出引脚上相对于地线的电压	V_O	-0.5	$V_{DD} + 0.5$	V
峰值输出电流 ($t_{PW} = 10 \mu s$, 占空比 = 0.2%) (0.5 安培版本)	I_{OPK}	—	0.5	A
峰值输出电流 ($t_{PW} = 10 \mu s$, 占空比 = 0.2%) (4.0 安培版本)	I_{OPK}	—	4.0	A
铅焊料温度 (10 秒)		—	260	°C
最大隔离电压 (1 秒) NB SOIC-8		—	4250	V_{RMS}
最大隔离电压 (1 秒) WB SOIC-16		—	6500	V_{RMS}
注释：				
1. 超出最大额定值可导致器件永久损坏。应在本资料表运行部分规定的条件下工作。				
2. VDE 认证储存温度为 -40 至 150 °C。				

4. 应用信息

4.1. 工作原理

Si8220/21 是 Avago HPCL-3120、HPCL-0302、Toshiba TLP350 等常用光隔离驱动器的功能升级产品。一个 Si8220/21 通道的工作情况与光耦合器类似，但调制的是 RF 载波而不是光。这种简单的结构提供了一个牢靠的隔离数据路径，并且不要求有特别考虑事项，或要求启动时的初始化。Si8220/21 的简化模块示意图见图 6。




图 6. 通道示意图

一个通道包含由基于半导体的隔离屏障所分隔的一个 RF 发射器和一个 RF 接收器。对于发射器，输入 A 对 RF 振荡器利用开 / 关键控提供的载波进行调制。接收器含一个解调器，根据 RF 内部能量对输入状态进行解码，并通过输出驱动器将结果应用到输出 B。这种 RF 开 / 关键控方式优于脉冲代码方式，因其能够提供最佳的噪音抑制、低能耗和更好的磁场抑制。详见图 7。




图 7. 调制方式

5. 技术说明

5.1. 器件行为

Si8220/21 的真值表摘要见表 9。

表 9. Si8220/21 真值表摘要

阴极	阳极	二极管电流 (I_F)	V_{DD}	V_O	备注
X	X	X	< UVLO	L	器件关闭
Hi-Z	X	0	> UVLO	L	逻辑低状态
X	Hi-Z	0	> UVLO	L	逻辑低状态
GND	GND	0	> UVLO	L	逻辑低状态
VF	VF	0	> UVLO	L	逻辑低状态
GND1	VF	< $I_{F(OFF)}$	> UVLO	L	逻辑低状态
GND1	VF	$\geq I_{F(OFF)}$	> UVLO	H	逻辑高状态

注释：“X” = 无关。此真值表假设 V_{DD} 已供电。如果 V_{DD} 低于 UVLO，请参阅第 15 页上的“5.3. 欠压锁定 (UVLO)”，以了解更多信息。

5.2. 器件启动

输出 V_O 在启动中保持为低，直到 V_{DD} 在时间段 t_{START} 中高于 UVLO+ 阈值。之后，从阳极到阴极的电流 $> I_{F(ON)}$ 时输出转为高。器件启动、正常工作和关闭时的器件行为见图 8。




图 8. Si8220/21 的工作行为 ($I_F \geq I_{F(MIN)}$, $V_F \geq V_{F(MIN)}$ 时)

5.3. 欠压锁定 (UVLO)

UVLO 电路在 V_{DD} 低于锁定阈值时无条件驱动 V_O 变为低。图 8 至 11 说明在启动时 Si8220/21 保持在 UVLO 下,直到 V_{DD} 上升至高于 $V_{DD_{UV+}}$ 。关闭时, Si8220/21 在 V_{DD} 低于 UVLO 阈值加滞后 (即 $V_{DD} \leq V_{DD_{UV+}} - V_{DD_{HYS}}$) 时进入 UVLO。




图 9. Si8220/21 UVLO 响应 (5 V)




图 11. Si8220/21 UVLO 响应 (10 V)




图 10. Si8220/21 UVLO 响应 (8 V)




图 12. Si8220/21 UVLO 响应 (12.5 V)

6. 应用

6.1. 供电连接

V_{SS} 可能偏离、高于或低于接地点，只要 V_{DD} 相对于 V_{SS} 的电压为最大值 24 V。 V_{DD} 去耦电容器应尽可能靠近封装引脚。这些电容器的最佳值取决于负荷电流以及芯片及其电源间的距离。推荐使用 0.1 和 10 μ F 的旁路电容器，以降低高频噪音和优化性能。

6.2. 布局考虑事项

最重要的是最大程度减少驱动器路径中的环路和 V_{DD} 线路上的噪音。必须注意让 Si8220/21 尽可能靠近其驱动的器件才能最大程度减少这些路径中的寄生电感。另外， V_{DD} 供电和接地轨迹路径必须尽可能短。为此，强烈推荐使用供电和接地平面。如采取用于供电器件和小信号元件的独立接地和 V_{DD} 平面的分割接地平面系统，可提供最佳的整体降噪性能。

6.3. 功率耗散考虑

正确的系统设计必须保证在整个负荷范围内 Si8220/21 在安全热限值内工作。Si8220/21 的总功率耗散是偏压供电电流、内切换损失以及用于负荷的功率等所耗散功率的总和，见公式 1。

$$P_D = (V_F)(I_F)(\text{Duty Cycle}) + (V_{DD})(I_{QOUT}) + (C_{int})(V_{DD}^2)(F) + (C_L)(V_{DD}^2)(F)$$

其中：

P_D 是 Si8220 器件的合计功率耗散 (W)

I_F 是二极管电流 (20 mA)

V_F 是二极管阳极电压 (最大 2.8 V)

I_{QOUT} 是驱动器最大偏压电流 (5 mA)

C_{int} 是内寄生电容 (370 pF)

V_{DD} 是驱动器侧供电电压 (最大 24 V)

F 是切换频率 (Hz)

公式 1.

Si8220/21 允许的最大功率耗散由封装热阻、大气温度和允许的最大结温度决定，如公式 2 所示。

$$P_{Dmax} \leq \frac{T_{jmax} - T_A}{\theta_{ja}}$$

其中：

P_{Dmax} 是 Si8220/21 最大功率耗散 (W)

T_{jmax} 是 Si8220/21 最大结温度 (150 °C)

T_A 是大气温度 (°C)

θ_{ja} 是 Si8220/21 结至空气热阻 (125 °C/W)

公式 2.

P_{Dmax} 、 T_{jmax} 、 T_A 和 θ_{ja} 的替代值公式 2 可产生合计允许最大功率耗散 1.0 W。通过替代此限值和从第 4 页上的表 1 到公式 1 的相应数据表值并简化可找到允许的最大负荷。结果是公式 3，其中 $V_F = 2.8$ V、 $I_F = 10$ mA 和 $V_{DD} = 18$ V。

$$C_{L(max)} = \frac{1.35 \times 10^{-3}}{F} - 1.85 \times 10^{-10}$$

其中：

$C_{L(max)}$ 是切换频率 F 下允许的最大负荷 (pF)

公式 3.

公式 3 的图例见图 13。图中沿负荷线的每个点都代表相应切换频率下 C_L 的封装耗散限值。




图 13. 相对于切换频率的最大负荷

6.4. 输入电路设计

光电驱动器制造商一般推荐图 14 和 15 中所示电路。这些电路专为改善光耦合器输入共模抑制和噪声抑制而设计。




图 14. 光电驱动器输入电路




图 15. 高 CMR 光电驱动器输入电路

图 14 的光耦合驱动器在控制输入处于高时打开 LED。但是，从 LED 到供电和接地导体的内部电容性耦合可在阳极和阴极输入处于高共模瞬态时，暂时强迫 LED 进入关闭状态。图 15 中所示电路解决了此问题，它通过采用足够低的 R1 值，使 LED 过度驱动，从而保证其在输入共模瞬态下仍保持打开。Q1 在低输出状态下关闭 LED，再次提高共模瞬态抑制。在有些光电驱动器应用中，还建议在控制输入关闭以防止 LED 激励后产生耦合噪声时反向偏压 LED。

Si8220/21 可配合图 14 和 15 中的输入电路使用；但有些应用中要求提高 R1 值以将 I_F 限制到最大 20 mA。Si8220/21 传送延时和输出驱动不会对 $I_{F(MIN)}$ 和 $I_{F(MAX)}$ 之间的 I_F 值发生改变。新设计应考虑图 16 输入电路的配置，要比图 14 和 15 中的更有效。如图所示，S1 代表任何合适的开关，例如 BJT 或 MOSFET、模拟传送门、处理器 I/O 等。另请注意，Si8220/21 输入可以由能够引入最小 5 mA 的任何 MCU 或 FPGA 的 I/O 端口驱动（见图 16C）。




图 16. Si8220/21 其他输入电路配置

6.5. Si8220/21 以及 HCPL-0302 和 HCPL-3120 光电驱动器间的参数差异

Si8220/21 的设计是为了直接替代 HCPL-3120 和类似的光电驱动器。其参数差异总结于下面的表 10 中。

表 10. Si8220 和 HCPL-3120 的参数差异

参数	Si8220	HCPL-3120	单位
最大供电电压	24	30	V
ON 状态正向输入电流	5 至 20	7 至 16	mA
OFF 状态输入电压	-0.6 至 +1.6	-0.3 至 +0.8	V
最大反向输入电压	0.5	-5	V
UVLO 阈值 (上升)	5.8 至 13.8	11.0 至 13.5	V
UVLO 阈值 (下降)	5.5 至 12.8	9.7 至 12.0	V
UVLO 滞后	0.28 至 1	1.6	V
串联 10 nF 时到 10 Ω 的上升 / 下降时间	20	100	ns

表 11. Si8221 和 HCPL-0302 的参数差异

参数	Si8221	HCPL-0302	单位
最大供电电压	24	30	V
ON 状态正向输入电流	5 至 20	7 至 16	mA
OFF 状态输入电压	-0.6 至 +1.6	-0.3 至 +0.8	V
最大反向输入电压	0.5	-5	V
UVLO 阈值 (上升)	5.8 至 13.8	11.0 至 13.5	V
UVLO 阈值 (下降)	5.5 至 12.8	9.7 至 12.0	V
UVLO 滞后	0.28 至 1	1.6	V
串联 10 nF 时到 10 Ω 的上升 / 下降时间	20	100	ns

6.5.1. 供电电压和 UVLO

Si8220/21 的供电电压限于 24 V 而 UVLO 电压阈值与之成比例对应。光电替代设备的供电电压应限制为 24 V 或更低。

6.5.2. 输入二极管差异

Si8220/21 输入电路要求比光电驱动器更小的电流和两倍的关闭状态噪声容限。但过度驱动 LED 的高 CMR 光电驱动器设计 (见图 15) 可能要求提高 R1 值, 以将输入电流限制到最大 20 mA。另外, 在关闭状态下将 Si8220/21 输入二极管驱动到反向偏压也没有优势。因此, 采用此技术的光电驱动器电路应保持负偏压电路无元件或修改电路 (例如增加钳位二极管), 以保证 Si8220/21 的阳极引脚在反向偏压时相对于阴极不高于 -0.8 V。

7. 引脚概览 (窄体 SOIC)




图 17. 引脚配置

表 12. 引脚概览 (窄体 SOIC)

引脚	名称	说明
1	NC	无连接。
2	阳极	LED 仿真器的阳极。V _O 遵从相对于阴极输入应用到此输入上的信号。
3	阴极	LED 仿真器的阴极。V _O 遵从相对于阳极输入应用到此输入上的信号。
4	NC	无连接。
5	V _{SS}	外部 MOSFET 源连接和 V _{DD} 的接地参考。此端子一般接地，但可连接到负电压或正电压。
6	V _O	输出信号。引脚 6 和 7 在内部连接。
7	V _O	输出信号。引脚 6 和 7 在内部连接。
8	V _{DD}	相对于 V _{SS} 的输出侧供电输入 (最大 24 V)。

* 注释：无连接。这些引脚未在内部连接。

8. 引脚概览 (宽体 SOIC)




表 13. 引脚概览 (宽体 SOIC)

引脚	名称	说明
1,7	阴极	LED 仿真器的阴极。V _O 遵从相对于阳极输入应用到此输入上的信号。
2,3,5,6,8, 10,11,12, 14	NC*	无连接。
4	阳极	LED 仿真器的阳极。V _O 遵从相对于阴极输入应用到此输入上的信号。
9,16	V _{SS}	外部 MOSFET 源连接和 V _{DD} 的接地参考。此端子一般接地，但可连接到负电压或正电压。
13	V _O	输出信号。
15	V _{DD}	相对于 V _{SS} 的输出侧供电输入 (最大 24 V)。
* 注释：无连接。这些引脚未在内部连接。		

9. 订购指南

表 14. Si8220/21 订购指南 *

新订购 零件号 (OPN)	订购选项					
	输入配置	峰值输出电流 (交叉引用)	UVLO 电压	绝缘额定值	温度范围	封装类型
Si8220BB-D-IS	光电输入	2.5 A (HCPL-3120)	8 V, 默认	2.5 kVrms	-40 至 +125 °C	SOIC-8
Si8220CB-D-IS	光电输入	2.5 A (HCPL-3120)	10 V	2.5 kVrms	-40 至 +125 °C	SOIC-8
Si8220DB-D-IS	光电输入	2.5 A (HCPL-3120)	12.5 V	2.5 kVrms	-40 至 +125 °C	SOIC-8
Si8220BD-D-IS	光电输入	2.5 A (HCPL-3120)	8 V, 默认	5.0 kVrms	-40 至 +125 °C	WB SOIC-16
Si8220CD-D-IS	光电输入	2.5 A (HCPL-3120)	10 V	5.0 kVrms	-40 至 +125 °C	WB SOIC-16
Si8220DD-D-IS	光电输入	2.5 A (HCPL-3120)	12.5 V	5.0 kVrms	-40 至 +125 °C	WB SOIC-16
Si8221CC-D-IS	光电输入	0.5 A (HCPL-0302)	10 V	3.75 kVrms	-40 至 +125 °C	SOIC-8
Si8221DC-D-IS	光电输入	0.5 A (HCPL-0302)	12.5 V	3.75 kVrms	-40 至 +125 °C	SOIC-8

* 注释: 根据 JEDEC 行业标准分类和峰值焊接温度, 所有封装均符合 RoHS 要求, 且峰值回熔温度为 260 °C。
所有设备均有 AEC Q100 认证。
可交换使用 “SI” 和 “SI”。

10. 封装外形：8 引脚窄体 SOIC

图 18 给出了 Si822x 的封装细节。表 15 列出了图示中尺寸的值。




图 18. 8 引脚小外形集成电路 (SOIC) 封装

表 15. 封装示意图尺寸

符号	毫米	
	最低	最高
A	1.35	1.75
A1	0.10	0.25
A2	1.40 REF	1.55 REF
B	0.33	0.51
C	0.19	0.25
D	4.80	5.00
E	3.80	4.00
e	1.27 BSC	
H	5.80	6.20
h	0.25	0.50
L	0.40	1.27
α	0°	8°

11. 焊盘图案：8 引脚窄体 SOIC

图 19 列出了推荐的 8 引脚窄体 SOIC 中 Si822x 的焊盘图案细节。表 16 列出了图示中尺寸的值。




图 19. PCB 焊盘图案：8 引脚窄体 SOIC

表 16. PCM 焊盘图案尺寸（8 引脚窄体 SOIC）

尺寸	特点	(mm)
C1	导热垫列间距	5.40
E	导热垫行间距	1.27
X1	导热垫宽	0.60
Y1	导热垫长	1.55

注释：

1. 此焊盘图案设计基于 IPC-7351 图案 SOIC127P600X173-8N，用于密度级 B（焊盘突出中值）。
2. 所有显示的尺寸为最大材料情况 (MMC) 下且假设有 0.05 mm 的板卡制造公差。

12. 封装外形：16 引脚宽体 SOIC

图 20 给出了 Si822x 数字隔离器的封装细节。表 17 列出了图示中尺寸的值。




图 20. 16 引脚宽体 SOIC

表 17. 封装图尺寸

尺寸	最小值	最大值
A	—	2.65
A1	0.10	0.30
A2	2.05	—
b	0.31	0.51
c	0.20	0.33
D	10.30 BSC	
E	10.30 BSC	
E1	7.50 BSC	
e	1.27 BSC	
L	0.40	1.27
h	0.25	0.75
θ	0°	8°
aaa	—	0.10
bbb	—	0.33
ccc	—	0.10
ddd	—	0.25
eee	—	0.10
fff	—	0.20

注释：

1. 所示的所有尺寸均以毫米 (mm) 为单位，除非另有说明。
2. 尺寸和公差注法符合 ANSI Y14.5M-1994。
3. 此图符合 JEDEC Outline MS-013, Variation AA。
4. 推荐的回流曲线依据的是 JEDEC J-STD-020C 针对小型无铅部件的规格。

13. 焊盘图案：16 引脚宽体 SOIC

图 21 列出了推荐的 16 引脚宽体 SOIC 中 Si822x 的焊盘图案细节。表 18 列出了图示中尺寸的值。




图 21. 16 引脚 SOIC 焊盘图案

表 18. 16 引脚宽体 SOIC 焊盘图案尺寸

尺寸	特点	(mm)
C1	导热垫列间距	9.40
E	导热垫行间距	1.27
X1	导热垫宽	0.60
Y1	导热垫长	1.90

注释：

1. 此焊盘图案设计基于 IPC-7351 图案 SOIC127P1032X265-16AN，用于密度级 B（焊盘突出中值）。
2. 所有显示的尺寸为最大材料情况 (MMC) 下且假设有 0.05 mm 的板卡制造公差。

14. 顶部标记：16 引脚宽体 SOIC




图 22. 16 引脚宽体 SOIC 顶部标记

表 19. 16 引脚宽体 SOIC 顶部标记说明

线路 1 标记：	基础零件号 订购选项 (请参阅“订购指南”以获得更多信息)	Si82 = ISOdriver 产品系列 C = 输入配置 2 = 光电输入类型 I = 输出峰值电流 0 = 2.5 A ; 1 = 0.5 A U = UVLO 等级 A = 5 V ; B = 8 V ; C = 10 V ; D = 12.5 V V = 隔离额定值 A = 1 kV ; B = 2.5 kV ; C = 3.75 kV ; D = 5.0 kV
线路 2 标记：	YY = 年份 WW = 工作周	由装配车间指定。与模具日期中的年份和工作周相对应。
	TTTTTT = 制造代码	《装配采购单》中的制造代码。
线路 3 标记：	圆形 = 直径 1.5 mm (居中对齐)	“e4” 无铅符号
	原产地 ISO 代码缩写	TW = 台湾

15. 顶部标记 : 8 引脚窄体 SOIC




图 23. 引脚窄体 SOIC 顶部标记

表 20. 引脚窄体 SOIC 顶部标记说明

线路 1 标记 :	基础零件号 订购选项 (请参阅“订购指南”以获得更多信息)	Si82 = ISOdriver 产品系列 C = 输入配置 2 = 光电输入类型 I = 输出峰值电流 0 = 2.5 A ; 1 = 0.5 A U = UVLO 等级 A = 5 V ; B = 8 V ; C = 10 V ; D = 12.5 V V = 隔离额定值 A = 1 kV ; B = 2.5 kV ; C = 3.75 kV ; D = 5.0 kV
线路 2 标记 :	TTTTTT	由装配承包商指定的制造日期代码。
线路 3 标记 :	圆形 = 直径 1.1 mm 左对齐	“e4” 无铅符号

文档修改列表

修订版 0.22 至修订版 1.0

- 更新了表 2、3、4 和 5。
- 更新了“9. 订购指南”。
- 添加了“器件标记”部分。

修订版 1.0 至修订版 1.1

- 已更新第 9 页上的表 5。
- 已更新第 11 页上的表 8。
- 已删除文字解说和图 17。
- 已将第 21 页上的“9. 订购指南”中的所有封装更改为 MSL2A。
- 已更新“12. 封装外形：第 24 页上的 16 引脚宽体 SOIC”。
- 更新了第 25 页上的“12. 封装外形：16 引脚宽体 SOIC”。

修订版 1.1 至修订版 1.2

- 更新了第 4 页上的表 1 中的 CMTI 规范。
- 更新了参见第 6 页上的图 1。
- 更新了参见第 6 页上的图 2。
- 添加了参见第 7 页上的图 3。
- 更新了第 10 页上的表 5。
- 在第 22 页上的表 14 中添加了“注意”。

修订版 1.2 至修订版 1.3

- 全文增加了对 AEC-Q100 认证的引用。
- 将所有对 60747-5-2 的引用更改为 60747-5-5。
- 全文增加了对 CQC 的引用。
- 删除了所有对湿度敏感水平的引用。

修订版 1.3 至修订版 1.4

- 更新了表 14，订购部件号。
 - 增加了修订版 D 订购零件号。
 - 删除了之前修订版本的所有订购零件号。

修订版 1.4 至修订版 1.5

- 更新了第 8 页上的表 2。
 - 添加了合规认证 (CQC) 号码。
- 更新了第 9 页上的表 3。
 - 更新了侵蚀深度规格。
- 更新了第 12 页上的表 8。
 - 将 I_O 替换为峰值输出电流 I_{OPK} 。
 - 在第 12 页上的表 8 中添加了 T_J 规格。
- 更新了参见第 17 页上的图 14。
- 更新了参见第 18 页上的图 15。
- 更新了参见第 18 页上的图 16。
- 更新了第 22 页上的“9. 订购指南”。
 - 更新了 AEC-Q100 注意部分。

联系信息

Silicon Laboratories Inc.

400 West Cesar Chavez

Austin, TX 78701

电话：1+(512) 416-8500

传真：1+(512) 416-9669

免费电话：1+(877) 444-3032

请访问 Silicon Labs 技术支持网页：

<https://www.silabs.com/support/pages/contacttechnicalsupport.aspx>

并注册，以提出技术支持请求。


专利通告

Silicon Labs 投资研发创新型低功耗、小尺寸、模拟密集型混合信号解决方案，以帮助我们的客户在市场中脱颖而出。Silicon Labs 广泛的专利组合是我们独特方式和世界一流工程团队的有力证明。

本文中信息在出版时所有方面应该是准确的，但可随时修改，恕不另行通知。Silicon Laboratories 对于错误和遗漏不承担任何责任，且不会对因使用此处信息而导致的任何后果负责。另外，Silicon Laboratories 对于所述功能或参数的正常使用不承担责任。Silicon Laboratories 保留修改文中信息的权利，恕不另行通知。Silicon Laboratories 不担保、不表示或不保证其产品适于任何特定目的，也不承担应用或使用任何产品或电路而引发的任何责任，且特别声明不承担任何和所有责任，包括但不限于果或偶然损害。Silicon Laboratories 产品不用于支持或维持生命的应用中，也不用于因 Silicon Laboratories 产品故障可能导致人身伤害或死亡的任何其他应用中，也不是为上述应用而设计或授权。如果买方购买或使用 Silicon Laboratories 的产品用于任何非设计用途或未经授权的应中，买方应保证 Silicon Laboratories 不会受到任何索赔和损害。

Silicon Laboratories 和 Silicon Labs 是 Silicon Laboratories Inc. 的商标。


本文中其他产品或品牌名称是各自所有者的商标或注册商标。



Smart.
Connected.
Energy-Friendly



Products
www.silabs.com/products



Quality
www.silabs.com/quality



Support and Community
community.silabs.com

Disclaimer

Silicon Laboratories intends to provide customers with the latest, accurate, and in-depth documentation of all peripherals and modules available for system and software implementers using or intending to use the Silicon Laboratories products. Characterization data, available modules and peripherals, memory sizes and memory addresses refer to each specific device, and "Typical" parameters provided can and do vary in different applications. Application examples described herein are for illustrative purposes only. Silicon Laboratories reserves the right to make changes without further notice and limitation to product information, specifications, and descriptions herein, and does not give warranties as to the accuracy or completeness of the included information. Silicon Laboratories shall have no liability for the consequences of use of the information supplied herein. This document does not imply or express copyright licenses granted hereunder to design or fabricate any integrated circuits. The products must not be used within any Life Support System without the specific written consent of Silicon Laboratories. A "Life Support System" is any product or system intended to support or sustain life and/or health, which, if it fails, can be reasonably expected to result in significant personal injury or death. Silicon Laboratories products are generally not intended for military applications. Silicon Laboratories products shall under no circumstances be used in weapons of mass destruction including (but not limited to) nuclear, biological or chemical weapons, or missiles capable of delivering such weapons.

Trademark Information

Silicon Laboratories Inc., Silicon Laboratories, Silicon Labs, SiLabs and the Silicon Labs logo, CMEMS®, EFM, EFM32, EFR, Energy Micro, Energy Micro logo and combinations thereof, "the world's most energy friendly microcontrollers", Ember®, EZLink®, EZMac®, EZRadio®, EZRadioPRO®, DSPLL®, ISOmodem®, Precision32®, ProSLIC®, SiPHY®, USBXpress® and others are trademarks or registered trademarks of Silicon Laboratories Inc. ARM, CORTEX, Cortex-M3 and THUMB are trademarks or registered trademarks of ARM Holdings. Keil is a registered trademark of ARM Limited. All other products or brand names mentioned herein are trademarks of their respective holders.



Silicon Laboratories Inc.
400 West Cesar Chavez
Austin, TX 78701
USA

<http://www.silabs.com>